发布日期：2024-10-03 16:21 点击次数：81
IT之家 10 月 10 日音讯反差 推特，近期，清华大学集成电路学院吴华强西宾、高滨副西宾基于存算一体打算范式，在支援片上学习的忆阻器存算一体芯片规模得回要紧冲破，磋议遵守发表在《科学》（Science）上。
据清华大学先容，回顾电阻器（Memristor），是继电阻、电容、电感之后的第四种电路基本元件。它不错在断电之后，仍能“回顾”通过的电荷，被看成念新式纳米电子突触器件。
2012 年，钱鹤、吴华强团队驱动磋议用忆阻器来作念存储，但由于忆阻器的材料器件优化和集成工艺不纯熟，团队只可靠我方在本质室里摸索，在一次又一次失败的本质中探索提高器件的一致性和良率。
两年后，清华大学与中科院微电子所、北京大学等单元互助，优化忆阻器的器件工艺，制备出高性能忆阻器阵列，成为我国最初已毕忆阻器阵列大限度集成的蹙迫基础。
2020 年，钱鹤、吴华强团队基于多阵列忆阻器，搭建了一个全硬件组成的好意思满存算一体系统，在这个系统上高效运行了卷积神经收集算法，顺利考证了图像识别功能，比图形处置器芯片的能效高两个数目级，大幅晋升了打算诞生的算力，已毕了以更小的功耗和更低的硬件资本完成复杂的打算。
清华大学知道，存算一体架构，就如同“在家办公”的新式责任模式，透顶摈斥了往返通勤的能量滥用，幸免了往返通勤带来的本领蔓延，还大大宗入制出了办公时局的运营资本，在旯旮打算和云打算中有普通的欺诈出路。
钱鹤、吴华强携带团队蜕变联想出适用于忆阻器存算一体的高效片上学习的新式通用算法和架构（STELLAR），研制出公共首颗全系统集成的、支援高效片上学习的忆阻器存算一体芯片。
接洽任务下，该芯片已毕片上学习的能耗仅为先进工艺下专用集成电路（ASIC）系统的 1/35，同期有望已毕 75 倍的能效晋升。
“存算一体片上学习在已毕更低蔓延和更小能耗的同期，大要灵验保护用户阴事和数据。”博士后姚鹏先容，该芯片参照仿生类脑处置格式，可已毕不同任务的快速“片上考研”与“片上识别”，大要灵验完成旯旮打算场景下的增量学习任务，以极低的耗电符合新场景、学习新常识，以满足用户的个性化需求。
IT之家附联系论文统一：
https://www.science.org/doi/full/10.1126/science.ade3483
告白声明：文内含有的对外跳转统一（包括不限于超统一、二维码、口令等体式）反差 推特，用于传递更多信息，量入制出甄选本领，为止仅供参考，IT之家扫数著作均包含本声明。